多芯片封裝技術(shù)（Multi-Chip Packaging, MCP）是現(xiàn)代集成電路（IC）領(lǐng)域的一項(xiàng)關(guān)鍵技術(shù)，用于在一個(gè)封裝中集成多個(gè)芯片或功能單元。這項(xiàng)技術(shù)通過空間的優(yōu)化和功能的協(xié)同，大幅提升了器件的性能、帶寬及能源效率，是未來高性能計(jì)算、人工智能、通信等領(lǐng)域的核心基礎(chǔ)。 1. 多芯片封裝的基本概念 1.……

1. 晶圓（Wafer）——原材料和生產(chǎn)平臺(tái) 晶圓是半導(dǎo)體制造的基礎(chǔ)材料，通常由高純度的硅（Si）或其他半導(dǎo)體材料制成。晶圓的形狀一般是圓形的薄片，厚度一般在幾百微米到幾毫米之間，表面經(jīng)過精密的處理，使其足夠光滑，并具備優(yōu)良的晶體結(jié)構(gòu)，適合進(jìn)行各種電子器件的加工。 比喻：可以把晶圓比作“原材料”或“紙張”，……

在當(dāng)前的GPU和加速計(jì)算領(lǐng)域，英偉達(dá)（NVIDIA）無疑是領(lǐng)先的技術(shù)提供者，其開發(fā)的NVLink技術(shù)是一項(xiàng)革命性的高速互連技術(shù)，旨在加速GPU之間以及GPU與主機(jī)CPU之間的通信。然而，盡管NVLink技術(shù)具有顯著的優(yōu)勢(shì)，許多大廠仍然選擇不采用這一技術(shù)，而是使用其他技術(shù)或開發(fā)自己的互連方案。那么，是什么原因使得這些廠商……

一、測(cè)試程序的基本概念 測(cè)試程序，即被ATE（Automatic Test Equipment，自動(dòng)測(cè)試設(shè)備）識(shí)別和執(zhí)行的指令集，是集成電路測(cè)試的核心。測(cè)試程序的主要功能是指引ATE在測(cè)試中如何與被測(cè)器件（DUT）交互，具體包括如何對(duì)DUT施加不同的輸入激勵(lì)，如何測(cè)量其響應(yīng)信號(hào)，以及將測(cè)量結(jié)果與設(shè)定的門限值（Li……

理解并深入掌握DUT（Device Under Test，被測(cè)器件）在集成電路測(cè)試中的概念是非常關(guān)鍵的，因?yàn)镈UT是整個(gè)測(cè)試過程中直接與ATE（自動(dòng)化測(cè)試設(shè)備）交互的對(duì)象。 1. DUT的定義和作用 DUT，即被測(cè)器件，指在測(cè)試過程中被測(cè)量、分析或驗(yàn)證性能的集成電路或電子組件。在集成電路測(cè)試領(lǐng)域，DUT通常……

中芯國(guó)際2024年第三季度的業(yè)績(jī)表現(xiàn)總體符合預(yù)期，并且在多個(gè)方面表現(xiàn)超出市場(chǎng)預(yù)期。我們可以從以下幾個(gè)方面進(jìn)行詳細(xì)分析： 1. 財(cái)務(wù)表現(xiàn) 營(yíng)收：第三季度營(yíng)收達(dá)到21.7億美元，同比增長(zhǎng)34%，環(huán)比增長(zhǎng)14.2%，符合公司給出的指引范圍（13%-15%）。 毛利率：毛利率達(dá)到了20.5%，超出了預(yù)期的18……

我們可以將集成電路版圖設(shè)計(jì)比作城市規(guī)劃和建筑設(shè)計(jì)的結(jié)合。就像在有限的土地上規(guī)劃建筑和道路布局一樣，版圖設(shè)計(jì)需要在有限的芯片空間上安排晶體管、布線和各類元件，以實(shí)現(xiàn)功能和性能的最大化。 一、什么是版圖設(shè)計(jì)？ 版圖設(shè)計(jì)是將電路的邏輯功能通過物理層次實(shí)現(xiàn)出來的過程。它類似于建筑圖紙的設(shè)計(jì)工作，需要通過EDA工具（……

氧化工藝在CMOS集成電路制造中是一個(gè)非常重要的步驟，用于在硅片（Si wafer）表面生長(zhǎng)二氧化硅（SiO2）。生長(zhǎng)SiO2的過程可以類比為給硅片“穿上一層保護(hù)外衣”，這種外衣可以起到絕緣、防護(hù)和隔離等作用。 1. 準(zhǔn)備基材（硅片） 首先，需要準(zhǔn)備一塊高純度的硅片。這就像在一張空白的畫布上進(jìn)行繪畫，硅片是……

低電壓模擬電路設(shè)計(jì)技術(shù)的核心是要在盡可能低的電源電壓下，實(shí)現(xiàn)高效的模擬信號(hào)處理。這種設(shè)計(jì)思路主要受到移動(dòng)設(shè)備、植入式醫(yī)療設(shè)備等應(yīng)用場(chǎng)景的需求驅(qū)動(dòng)。由于這些設(shè)備的空間和能量資源有限，工程師們需要找到能夠在低電壓（如3V以下）下高效工作的電路設(shè)計(jì)方法。 1. 技術(shù)選擇與工藝背景 低電壓設(shè)計(jì)首先受到半導(dǎo)體工藝的限……

失效分析的目的是通過技術(shù)手段找出器件失效的根本原因，并推動(dòng)改進(jìn)措施的實(shí)施，從而提升生產(chǎn)工藝、改善產(chǎn)品質(zhì)量、提高良率和可靠性。EMMI是在失效分析過程中經(jīng)常使用的設(shè)備之一，它們能夠幫助分析人員檢測(cè)電氣故障，并定位失效的具體位置。 1. EMMI的基本原理 EMMI（Electro-Magnetic Induc……

在集電路的制造和測(cè)試過程中，CP測(cè)試（Chip Probing）和WAT測(cè)試（Wafer Acceptance Test）是兩個(gè)非常重要的測(cè)試環(huán)節(jié)。盡管它們都在晶圓（Wafer）階段進(jìn)行，但二者的目的、測(cè)試對(duì)象、測(cè)試內(nèi)容和作用是有顯著不同的。 一、整體概述：CP測(cè)試和WAT測(cè)試 我們可以把集成電路的制造過程……

探針卡（Probe Card）在集成電路測(cè)試中起著至關(guān)重要的作用，尤其在晶圓測(cè)試（wafer test）環(huán)節(jié)，探針卡作為連接ATE測(cè)試機(jī)臺(tái)和半導(dǎo)體晶圓之間的接口，確保了在芯片封裝前對(duì)其電學(xué)性能進(jìn)行初步測(cè)量和篩選。 1. 什么是探針卡？ 探針卡可以形象地比作“醫(yī)生的聽診器”，幫助工程師“聽到”芯片的“心跳”。……